Cadence Concept-HDL ＆ Allegro原理图与电路板设计（第2版）

附录A 参考原理图

22.8 数据库写保护

22.7 修改env文件

22.6 DFA检查

22.5 设计重用

22.4 使用技术文件

22.3 Net和Xnet

22.2 更新元件封装符号

22.1 设置过孔的焊盘

第22章 Allegro其他高级功能

21.2 修改测试点

21.1 准备测试

第21章 添加测试点

20.2 差分对布线

20.1 设置差分对（Differential Pair）

第20章 差分对

19.10 在CAM350中检查Gerber文件

19.9 建立NCDRILL文件

19.8 建立结构图和装配图

19.7 输出底片文件

19.6 建立钻孔文件

19.5 创建钻孔图

19.4 浏览Gerber文件和加载Artwork文件

19.3 建立Artwork文件

19.2 建立报告

19.1 创建丝印层

第19章 加工PCB前的准备工作

18.3 回注（Backannotation）

18.2 文字面调整

18.1 重命名元件序号

第18章 后处理

17.17 高速网络布线

17.16 控制并编辑布线长度

17.15 查看分离电压引脚

17.14 为线路更改颜色

17.13 交互式布线

17.12 自定义平滑布线

17.11 移除动态焊盘

17.10 添加和删除泪滴

17.9 优化布线（Gloss）

17.8 替换布线并使用Cut选项修改线路

17.7 改善布线连接

17.6 检查未连接的引脚

17.5 运行PCB Router

17.4 自动布线的准备工作

17.3 添加和删除连接线与过孔

17.2 定义栅格

17.1 布线的基本原则

第17章 布线及优化

16.6 添加负平面Shape并进行负平面孤铜检查

16.5 分割复杂平面（Complex Planes）

16.4 用添加多边形的方法分割平面

16.3 分割平面

16.2 敷铜区域

16.1 基本概念

第16章 敷铜

15.6 使用PCB Router自动布局

15.5 对DE CIS原理图手动布局

15.4 按原理图页手动布局

15.3 基于ALT_SYMBOL属性的高级布线

15.2 交换

15.1 显示飞线

第15章 高级布局

14.4 快速摆放并复制电路

14.3 手工摆放元件

14.2 分配元件序号

14.1 布局规划

第14章 元件布局

13.8 扩展设计规则的自动布线

13.7 设置扩展设计规则

13.6 在指定线路上布线

13.5 设置约束管理器

13.4 设置属性

13.3 设置组间规则

13.2 间距规则设置

13.1 物理规则设置

第13章 设定设计约束

12.5 从第三方导入网络表

12.4 从Design Entry CIS进入PCB Editor

12.3 从Design Entry HDL进入PCB Editor

12.2 创建主设计文件（.brd）

12.1 建立电路板机械符号

第12章 电路板的建立

11.6 分立元件（DISCRETE）封装的制作

11.5 边缘连接器（Edge Connector）的制作

11.4 手工制作SOIC16的封装

11.3 手工制作DIP14的封装

11.2 利用向导制作DIP16的封装

11.1 封装符号基本类型

第11章 元件封装的制作

10.4 贴片焊盘的制作

10.3 创建焊盘过孔

10.2 创建Flash Symbol

10.1 基本概念

第10章 焊盘制作

9.6 显示元件指令的查找过滤器

9.5 着色和使用查找过滤器

9.4 用脚本文件控制可视及颜色

9.3 PCB编辑器用户界面的操作

9.2 Allegro PCB编辑器向导

9.1 PCB基础知识

第9章 PCB基础及用户界面

8.5 案例分析：约束范围

8.4 案例分析：差分对规则

8.3 案例分析：相对传输延迟规则

8.2 案例研究：概述

8.1 调用已创建的工程

第8章 设计重用

7.6 使用PCB的约束管理器

7.5 编辑PCB布线

7.4 同步设计

7.3 重新打包原理图

7.2 修改原理图

7.1 复制原有项目

第7章 工程变更

6.6 项目存档（Archiving a Project）

6.5 回注（Back Annotation）

6.4 重命名参考标识符

6.3 信号走线

6.2 元件的布局

6.1 加载网表

第6章 规则驱动布局

5.5 附加元件属性

5.4 网络类（Net Classes）

5.3 相对传输延迟

5.2 差分对（Differential Pairs）

5.1 电气规则设置

第5章 设计规则的预设置

4.11 多样性设计（Variant）

4.10 创建网表报告

4.9 运行电子规则检测

4.8 元件清单报告（Bill of Materials）

4.7 交叉标注和层次图绘制

4.6 层次图的打包

4.5 ROOT设计的创建

4.4 DATA设计的创建

4.3 团队设计（Team Design）

4.2 查看DAAMP设计

4.1 创建层次图

第4章 层次图和组的设计

3.9 打印原理图

3.8 交叉标注（cross reference）

3.7 运行规则检验（Rules Checker）

3.6 其他指令的使用

3.5 创建附加页

3.4 添加电容器

3.3 打包（Packaging）简介

3.2 连接电路图

3.1 放置元件

第3章 进入设计和打包

第2章 项目相关设置

1.5 Allegro PCB Editor入门

1.4 进入HDL设计界面

1.3 Cadence Allegro SPB 新功能介绍

1.2 设计流程

1.1 功能特点

第1章 概述

前言

内容简介

版权信息

封面

封面

版权信息

内容简介

前言

第1章 概述

1.1 功能特点

1.2 设计流程

1.3 Cadence Allegro SPB 新功能介绍

1.4 进入HDL设计界面

1.5 Allegro PCB Editor入门

第2章 项目相关设置

第3章 进入设计和打包

3.1 放置元件

3.2 连接电路图

3.3 打包（Packaging）简介

3.4 添加电容器

3.5 创建附加页

3.6 其他指令的使用

3.7 运行规则检验（Rules Checker）

3.8 交叉标注（cross reference）

3.9 打印原理图

第4章 层次图和组的设计

4.1 创建层次图

4.2 查看DAAMP设计

4.3 团队设计（Team Design）

4.4 DATA设计的创建

4.5 ROOT设计的创建

4.6 层次图的打包

4.7 交叉标注和层次图绘制

4.8 元件清单报告（Bill of Materials）

4.9 运行电子规则检测

4.10 创建网表报告

4.11 多样性设计（Variant）

第5章 设计规则的预设置

5.1 电气规则设置

5.2 差分对（Differential Pairs）

5.3 相对传输延迟

5.4 网络类（Net Classes）

5.5 附加元件属性

第6章 规则驱动布局

6.1 加载网表

6.2 元件的布局

6.3 信号走线

6.4 重命名参考标识符

6.5 回注（Back Annotation）

6.6 项目存档（Archiving a Project）

第7章 工程变更

7.1 复制原有项目

7.2 修改原理图

7.3 重新打包原理图

7.4 同步设计

7.5 编辑PCB布线

7.6 使用PCB的约束管理器

第8章 设计重用

8.1 调用已创建的工程

8.2 案例研究：概述

8.3 案例分析：相对传输延迟规则

8.4 案例分析：差分对规则

8.5 案例分析：约束范围

第9章 PCB基础及用户界面

9.1 PCB基础知识

9.2 Allegro PCB编辑器向导

9.3 PCB编辑器用户界面的操作

9.4 用脚本文件控制可视及颜色

9.5 着色和使用查找过滤器

9.6 显示元件指令的查找过滤器

第10章 焊盘制作

10.1 基本概念

10.2 创建Flash Symbol

10.3 创建焊盘过孔

10.4 贴片焊盘的制作

第11章 元件封装的制作

11.1 封装符号基本类型

11.2 利用向导制作DIP16的封装

11.3 手工制作DIP14的封装

11.4 手工制作SOIC16的封装

11.5 边缘连接器（Edge Connector）的制作

11.6 分立元件（DISCRETE）封装的制作

第12章 电路板的建立

12.1 建立电路板机械符号

12.2 创建主设计文件（.brd）

12.3 从Design Entry HDL进入PCB Editor

12.4 从Design Entry CIS进入PCB Editor

12.5 从第三方导入网络表

第13章 设定设计约束

13.1 物理规则设置

13.2 间距规则设置

13.3 设置组间规则

13.4 设置属性

13.5 设置约束管理器

13.6 在指定线路上布线

13.7 设置扩展设计规则

13.8 扩展设计规则的自动布线

第14章 元件布局

14.1 布局规划

14.2 分配元件序号

14.3 手工摆放元件

14.4 快速摆放并复制电路

第15章 高级布局

15.1 显示飞线

15.2 交换

15.3 基于ALT_SYMBOL属性的高级布线

15.4 按原理图页手动布局

15.5 对DE CIS原理图手动布局

15.6 使用PCB Router自动布局

第16章 敷铜

16.1 基本概念

16.2 敷铜区域

16.3 分割平面

16.4 用添加多边形的方法分割平面

16.5 分割复杂平面（Complex Planes）

16.6 添加负平面Shape并进行负平面孤铜检查

第17章 布线及优化

17.1 布线的基本原则

17.2 定义栅格

17.3 添加和删除连接线与过孔

17.4 自动布线的准备工作

17.5 运行PCB Router

17.6 检查未连接的引脚

17.7 改善布线连接

17.8 替换布线并使用Cut选项修改线路

17.9 优化布线（Gloss）

17.10 添加和删除泪滴

17.11 移除动态焊盘

17.12 自定义平滑布线

17.13 交互式布线

17.14 为线路更改颜色

17.15 查看分离电压引脚

17.16 控制并编辑布线长度

17.17 高速网络布线

第18章 后处理

18.1 重命名元件序号

18.2 文字面调整

18.3 回注（Backannotation）

第19章 加工PCB前的准备工作

19.1 创建丝印层

19.2 建立报告

19.3 建立Artwork文件

19.4 浏览Gerber文件和加载Artwork文件

19.5 创建钻孔图

19.6 建立钻孔文件

19.7 输出底片文件

19.8 建立结构图和装配图

19.9 建立NCDRILL文件

19.10 在CAM350中检查Gerber文件

第20章 差分对

20.1 设置差分对（Differential Pair）

20.2 差分对布线

第21章 添加测试点

21.1 准备测试

21.2 修改测试点

第22章 Allegro其他高级功能

22.1 设置过孔的焊盘

22.2 更新元件封装符号

22.3 Net和Xnet

22.4 使用技术文件

22.5 设计重用

22.6 DFA检查

22.7 修改env文件

22.8 数据库写保护

附录A 参考原理图