4.6　层次图的打包

本节完成打包设计、层次图的检查和多级原理图的绘制。

1．层次图的使用

（1）选择View→Hierarchy Viewer显示层次图，如图4-6-1所示。

（2）在Hierarchy Viewer界面，单击root设计的两页进入页面。进入ram设计并查看设计，进入data设计查看daamp的两个图例。

（3）在DAAMP设计中层次图被打包后，设计被重复使用。

2．重用设计的设置

（1）在原理图编辑器窗口，选择File→Export Physical，如图4-6-2所示。

（2）打开Export Physical对话框，在Package Design选项页，单击Advanced按钮，弹出如图4-6-3所示窗口。

可以设置6个选项：Properties、State File、From Layout、Report、Layout、Subdesign。

Properties为默认选项页，设置原理图打包属性，可以定义属性用于打包，也可以指定某些属性打包时不考虑，可以设置在输出报告时的属性，也可以单击Property Flow Setup 按钮来设置默认的属性。

从图4-6-3可以看出，使用此页可以变更7种类型的属性。

Package：包括的是原理图中有相同属性的元件。没有相同属性的元件不会打包到一起。如果想要将某个属性相同的元件打包到一起，就将该属性加入此栏，单击Add按钮即可；如果要移走该属性，则单击Remove按钮。

Strict Package：此栏用于限制打包，指定仅仅有此属性的元件才可以打包到一起。只包含带有此打包属性的实体，不能打包任何其他属性实体。

Component：指定元件属性的名称。打包时用于创建可以交换的物理元件。

Component instance：指定实例元件属性的名称。

Property Conflicts：定义从pstprop.dat 文件中过滤的属性。

Filter：在打包输出文件中忽略某些属性。

Pass：输出元件属性。

单击Property Flow Setup按钮可以改变Design Entry HDL和PCB编辑器的默认属性流程，也可以从pxlba.txt文件导入属性和打包的文件。

（3）在Properties选项页，定位到Component Instance属性列表，并单击右边的Add按钮，如图4-6-4所示。

（4）打开Add Property窗口，如图4-6-5所示，选择hard_location并单击OK按钮。如图4-6-6所示，HARD_LOCATION出现在Component Instance属性列表里。这个属性可防止设计参量的重命名，并把重复使用的DAAMP模块联系起来。

（5）在Packager Setup窗口，单击Subdesign选项卡，如图4-6-7所示。

在Subdesign中可以指定如何打包层次设计中的模块，可以为模块创建指定的子设计状态文件。在定义子设计状态文件之后，可以强制打包子设计中的每个元件进入子设计状态文件，甚至可以定制如何打包子设计状态文件来代替新的子设计。

Generate Subdesign：创建子设计状态文件。子设计是打包过的包含逻辑的模块，可以被重用。使用打包工具，可以保存子设计的打包内容为子设计状态文件。单击Add按钮添加子设计名称。

Force Subdesign：强制打包进入子设计。将子设计中的每个实体打包进入子设计状态文件。单击Add按钮添加子设计名称。

Use Subdesign：如果想要应用子设计状态文件的打包信息，则只给子设计中那些新的实体打包。可以改变子设计，而不影响已经存在的其他子设计。

Subdesign Suffix Separator：为重用模块定义不同的编号，默认为无。

（6）定位到Use Subdesign选项，并单击右边的Add按钮，如图4-6-8所示。

（7）在Add Subdesign窗口，选择daamp并单击OK按钮，如图4-6-9所示。daamp显示在Use Subdesign列表，如图4-6-10所示。

（8）单击确定按钮返回Export Physical窗口。

（9）在Export Physical窗口，取消选中Update PCB Editor Board（Netrev）选项。

（10）单击OK按钮，当打包完成，单击No按钮跳过报告窗口。原理图被标注并保存到磁盘。

3．显示赋值属性

（1）在层次视图中单击data设计，在data设计下单击每一个DAAMP设计，原理图有相同的设计参量，这是原始设计参量保存在新建模块中的缘故。

（2）在层次视图中单击每个DAAMP设计，每个模块的设计参量都不同。这些是元件的实体属性，实体属性存储在ROOT设计中，设计参量用下标显示。

（3）当你观察DAAMP配置时，单击Tools→Model Assignment，如图4-6-11所示。可以看到，一个原理图包含了不止一个参量。必须使用Model Assignment命令查看打包图。

（4）在层次视图下，单击ROOT设计返回第一页的设计。

4．查找元件和网络

（1）选择Edit→Search→Options。

（2）定位到Find窗口，如图4-6-12所示，在Find区域输入tc55b4257。单击Find All按钮，8个TC55B4257元件被列出来，显示在界面下方，如图4-6-13所示。

在Find区域输入想要查找的网络或器件名，单击Find All按钮，然后单击列表中的器件或网络，该器件或网络就会高亮显示。

在原理图左侧的Global Navigation窗口，右击所选器件打开快捷菜单，其中Hierarchical Names 和Library Locations 是查看方式选项，表示用层次名还是库的位置来查看，如图4-6-14所示。

（3）打开Nets选项，在Find区域输入ra<15..0>，如图4-6-15所示。

（4）单击Find All按钮，该总线显示在列表中，设计的三个页面都存在该总线，如图4-6-16所示。

5．使用全局向导

层次图设计中网络的所有别名都显示在Global Navigation 窗口中，可以单击任何名称查看网络。

（1）在Find区域输入vclk。

（2）单击Find All按钮，显示两个DAAMP下的vclk网络，如图4-6-17所示。

（3）选择Navigate选项，单击其中的一个vclk通过层次图进入，如图4-6-18所示，打开Global Navigation窗口。

（4）单击Close按钮关闭Global Find窗口。

（5）在Global Navigation窗口，单击下一步按钮，如图4-6-19所示。

通过vclk网络的参数可以看到Global Navigation窗口包含了一个叫vclka的网络，该网络是在ROOT和DATA设计中的。在PCB编辑器的网络列表中，这两个网络被合并为一个，命名为vclka。

（6）选择View→Global Navigate关闭Global Navigation窗口。