6.5　回注（Back Annotation）

本节把PCB的信息反馈到原理图中，确保PCB与原理图同步。

1．运行Import Physical

（1）在项目管理器中选择Design Sync→Import Physical，如图6-5-1所示。

（2）在Import Physical窗口，单击OK按钮，如图6-5-2所示。如果有约束管理器介入，Extract Constraints是默认选择并且不能修改；如果没有约束管理器介入，则选择此选项会有提示，不能退回传统的流程。Constraint Manager Data是选择相应的约束选项，Overwrite current constraints是全部覆盖，Import changes only是只更新PCB中修改的。如果想让所有的变更都到注到原理图，就选择Backannotate Packaging Properties to Schematic Canvas选项。

（3）导入完全成功后，单击No按钮跳过结果报告。

2．查看调整的原理图

（1）在项目管理器中选择Design Entry，参考标识符被更新。

（2）选择Text→Attributes，并在原理图上单击若干元件。注意：如果一个元件在Allegro PCB编辑器中被重新命名，回注到Design Entry HDL，它的参考标识符被定义为LOCATION属性（不是$），这意味着下一次这个原理图被封装（在设计变更期间），该封装不能改变这种特殊的操作。这有助于保持原理图和电路板的同步。

（3）选择Tools→Edit→Constraints并单击Yes按钮展开这个设计。

3．查看物理规则和间距规则

（1）在约束管理器的左窗口选择Physical图表，可以看到规则在Physical Constraint Set→All Layers工作表中。

（2）选择Net→All Layers工作表，查看在板子配置中设置的物理规则集。

（3）在约束管理器的左窗口选择Spacing图表，查看在Spacing Constraint Set→All Layers工作表中的规则。

（4）查看电路板上间距规则集是否被配置，选择Net→All Layers工作表。

（5）在约束管理器窗口选择File→Exit。在原理图编辑器窗口选择File→Exit。