- Cadence Concept-HDL & Allegro原理图与电路板设计(第2版)
- 周润景 李茂泉编著
- 2138字
- 2021-07-23 18:11:30
第2章 项目相关设置
本章将创建并且设置一个新的项目。
创建原理图的步骤:创建一个项目→设置原理图库结构→对页面标题栏进行定义→添加元件→添加命名信号源→定义属性→检查设计(调试错误)→封装→保存设计。
1.项目设置
(1)打开项目管理器(Project Manager),单击Create Design Project。
(2)在Project name区域,输入ram_module,如图2-1-1所示。
(3)单击位于Location区域右边的浏览器按钮,查找User1\ftb目录,单击打开。在Location区域下,路径的末尾添加\ram,如图2-1-2所示。
图2-1-1 Project name区域
图2-1-2 Location区域
注意
Location下的路径严禁包含任何中文字,否则输出网络表时可能会报错。
(4)单击下一步按钮,进入原理图库的添加界面,验证ram_module_lib和standard库是否位于Project Libraries区域,如图2-1-3所示。
(5)单击下一步按钮,进入原理图设计界面,在Design Name栏输入ram,如图2-1-4所示。
图2-1-3 Project Libraries对话框
图2-1-4 Design Name对话框
(6)单击下一步按钮,则生成一个新的项目,检查设置摘要,如图2-1-5所示,确定新项目是在ftb目录下的ram目录里。
图2-1-5 Summary对话框
(7)单击Finish按钮和Yes按钮来完成新项目的创建,弹出New project creation successful对话框,单击OK按钮。
2.添加元件库
(1)单击项目管理器窗口的Setup图标。
(2)单击位于cds.lib选框右侧的Edit按钮,在文件末端添加下列一行:define classlib ../classlib,如图2-1-6所示。
图2-1-6 cds.lib 文件
Cadence中的cds.lib 文件是一个原理图库索引文件,它是一个文本文件,允许编辑。该文件的每一行都由DEFINE或INCLUDE关键词定义了一个元件库的索引指针,其中DEFINE定义了一个单一的元件库索引,而INCLUDE则定义了另一个库索引文件(cds.lib)的包含。当安装好Cadence后,为了索引原理图库,需要修改系统的cds.lib文件。一般通过修改cds.lib 文件来增减库。每个项目都有cds.lib 文件。
(3)修改完毕后保存并退出文件。单击“是”按钮来更新库列表,如图2-1-7所示。
图2-1-7 询问对话框
(4)从Available Libraries库列表下选择classlib并单击Add按钮来添加库,如图2-1-8所示。
(5)单击Apply按钮,如图2-1-9所示。最后单击OK按钮。
图2-1-8 Available Libraries库列表
图2-1-9 Project Setup窗口
3.焊盘(pad)和元件(psmpath)路径设置
这个设置确保PCB库中焊盘和元件的路径是专属路径。
(1)在Project Setup窗口中单击Tools选项卡,如图2-1-10所示。
图2-1-10 Project Setup窗口
在Tools选项卡中,可以对Project Manager、Design Entry HDL、PCB Editor、Packager-XL 等工具进行设置。在此对话框内,还可以选择文本编辑器、temp 路径、属性文件和设置项目log文件等。
文本编辑器默认为写字板,可以选择更换。
temp 路径在项目创建时自动创建,用于保存原理图的临时文件,可以在对应栏输入临时路径来设置。
项目的属性文件包含控制在扩展时如何处理属性的指示,指定属性是否被其他对象继承,是否是参数,可以附加到什么对象上,是否可以被传递到目的工具。一般不要更改安装文件中的属性文件。
log文件是项目用来追踪如某个时间的活动的信息文件。如果想要维护项目的log 文件,可以在此创建一个log 文件,该文件是不会默认创建的。
(2)单击PCB Editor的Setup按钮,打开User Preference Editor窗口,在Categories列表下,打开Paths文件夹,然后选择Library,如图2-1-11所示。
(3)单击位于padpath右侧的Value按钮来添加元件库路径,如图2-1-12所示。padpath Items窗口显示了默认搜索表,如图2-1-13所示。
图2-1-11 Categories列表
图2-1-12 单击padpath右侧的Value按钮
图2-1-13 padpath Items窗口
(4)在padpath Items窗口,单击Insert图标,添加一个新的搜索列表。
(5)用浏览器按钮打开Select Directory窗口,如图2-1-14所示,找到User1/ftb/pcb/ symbols目录,如图2-1-15所示,单击OK按钮。
图2-1-14 Select Directory窗口
图2-1-15 padpath Items窗口
(6)关闭padpath Items窗口后,单击位于psmpath右侧的Value按钮,重复上面的步骤来添加焊盘库路径,然后在User Preference Editor窗口,单击OK按钮保存设置。
4.原理图图纸格式设置
(1)在Project Setup窗口,确保Tools选项卡是打开的。
(2)单击Design Entry HDL右侧的Setup按钮,如图2-1-16所示,打开Design Entry HDL Options对话框。
(3)在左侧的列表里单击General进行图纸格式设置,如图2-1-17所示。
图2-1-16 设置Design Entry HDL
图2-1-17 设置图纸格式
(4)在Preferences选项下,选择Set PATH property invisible,如图2-1-18所示。
(5)在Messages选项下,设置Warning为Command Line,如图2-1-19所示。
图2-1-18 选择Set PATH property invisible
图2-1-19 设置Warning
(6)在Page Border选项下,单击Browse按钮打开View Open对话框,在Library文件夹中选择classlib,从下拉列表中选择MY B SIZE PAGE并单击Open按钮,如图2-1-20所示。在Page Border选框下的Symbol中显示的是MY B SIZE PAGE,如图2-1-21所示。
图2-1-20 View Open对话框
图2-1-21 设置Page Border选框
设计的逻辑目录结构是Lib→Cell→View→Files。Lib 的下面包含的是设计;Cell是设计目录,包含所有的设计视图;View中包含的是设计中的所有数据。
5.原理图栅格(Grid)设置
(1)在Design Entry HDL Options窗口,单击Grid可以设置原理图栅格,如图2-1-22所示。
(2)选择Show Logic Grid选项,把Multiple参数从5改为2,如图2-1-23所示。
(3)选择Show Symbol Grid选项,Symbol Grid 为设计原理图库使用的栅格,不要修改它,如图2-1-24所示。
图2-1-22 设置原理图栅格
图2-1-23 设置Show Logic Grid
图2-1-24 设置Show Symbol Grid
6.原理图文本参量(Text Variables)设置
(1)在Design Entry HDL Options窗口,选择Custom Variables,如图2-1-25所示。
图2-1-25 设置Custom Variables
(2)在Name栏输入engineer,在Value文件下输入名字。
(3)单击OK按钮关闭Design Entry HDL Options对话框,单击OK按钮退出Project Setup界面。
7.进入Design Entry HDL
(1)在项目管理器窗口,单击Design Entry,打开RAM设计的第一页,执行菜单命令File→Save并选择Text→Update Sheet Variables刷新界面。
(2)用放大工具放大右下角,在标题栏里查看刚设置的设计名字和工程师名字,如图2-1-26所示。
图2-1-26 标题栏
(3)原理图编辑窗口底部Grid显示,这意味着原理图跟踪100mil,显示200mil。
(4)执行View→Hierarchy Viewer指令关闭Hierarchy Viewer窗口,执行View→Global Navigate指令关闭Global Navigate窗口,增加工作区域的面积。
(5)选择File→Exit,退出原理图编辑器。
思考与练习
(1)在项目管理器中如何添加元件库?
(2)如何设置原理图的栅格和标题栏?
(3)如何设置原理图图纸格式?