3.3　打包（Packaging）简介

1．手工标注元件参数

（1）在项目管理器窗口选择Design Entry，RAM原理图显示出来。

（2）放大第一组的两个TC55B4257元件（图的左半面），如图3-3-1所示。

（3）选择顶端的TC55B4257元件，单击右键从快捷菜单中选择Attributes。

（4）在打开的Attributes对话框中设置索引标识符，如图3-3-2所示，找到LOCATION属性改变其Value值为u101，单击OK按钮关闭对话框。单击右键选择Done完成设置。

如果想进行元件自动标注，可使用自动分配的 $Location（元件编号），即在放置元件后不要对元件位号进行手工定义。一旦手工修改或者定义元件位号，系统就自动将 $Location 属性变为Location属性，自动保护修改结果，在打包过程中，Packager 将自动辨认和维护用户指定的LOCATION属性，保证用户定义的编号不被修改。反之，如果编号采用$Location 属性，当执行指令File→Export Physical时，选择BackAnnotate Schematic，则在打包时会自动标注元件位号。

在Visible中选择显示类型，可选择名称和值都显示（Both），或者都不显示（None），或者只显示一种（Name或Value）。在Align中选择的是对齐方式。

（5）放大查看元件上面的标注，如图3-3-3所示。

（6）采用相同的操作把标注U102定义给第二个TC55B4257，然后选择File→Save。

2．自动打包

（1）在Design Entry HDL菜单栏中选择File→Export Physical，如图3-3-4所示。弹出Export Physical对话框，如图3-3-5所示。

要先进行打包设计，选择Package Design选项，其下有3个选项：

Preserve—此选项是默认选项，不会改变以前打包的内容。如果需要对打包设计进行改动，必须选择这个选项进行配置。

Optimize—优化设计。

Repackage—重新打包设计。

如果想要重新生成网络名称，就选择Regenerate Physical Net Names 选项。

如果想要改变Package-XL设置选项，则单击Advanced按钮。

如果想更新PCB，就选择Update PCB Editor Board(Netrev)选项，并指定输入和输出PCB 文件名称，可以单击Browse按钮选择，也可以直接输入。如果没有输入文件，可以直接指定输出文件。

如果允许PCB编辑器删除走线，则选择Allow Etch Removal During ECO选项。

如果允许删除固定的元件，则选择Ignore FIXED Property选项。

如果需要创建用户定义的属性，则选择Create user-defined properties 选项。用户属性可以自动在PCB中添加，还可以删除原理图中定义的属性。

Place Changed Components有3个选项：

Always—默认选项，表示PCB编辑器根据位号自动用新元件代替所有的元件。

If same—表示如果替换的元件与打包符号、值、偏差匹配，则PCB编辑器会自动替换所有的元件。

Never—表示PCB编辑器不会替换任何元件。

在没有约束管理器介入的流程中，Constraint Manager Data选项是不使能的，不进行任何选择；如果有约束管理器介入，需要选择以下两个选项之一。

Overwrite current constraints—删除当前PCB 中的所有约束，完全用原理图中的约束来替换。

Export changes only—把输出和更新原理图中修改过的约束给PCB。

如果想要回注原理图，就选择BackAnnotate Packaging Properties to Schematic Canvas选项。

（2）关闭Update PCB Editor Board(Netrev)选项，即取消选中，如图3-3-6所示。

（3）确保BackAnnotate Packaging Properties to Schematic Canvas选项被选上，如图3-3-7所示。

（4）单击OK按钮开始打包。打包完成单击No按钮跳过报告窗口。

（5）设置的手动标注在自动打包中没有被改变，选择File→Exit，Design Entry HDL程序被关闭。

（6）打开packaged目录查看输出文件，注意到pstxnet.dat文件，这是三个网表文件中的一个，这个文件将把原理图从PCB编辑器导出到电路板上。