- Cadence Concept-HDL & Allegro原理图与电路板设计(第2版)
- 周润景 李茂泉编著
- 438字
- 2021-07-23 18:11:38
4.9 运行电子规则检测
Rules Checker 是一个完全的规则检查环境,可以提供预先定义的规则集,还可以设定规则。
(1)在原理图编辑器窗口,选择Tools→Packager Utilities→Electrical Rules Check,弹出Electrical Rules Check对话框,如图4-9-1所示。
图4-9-1 Electrical Rules Check对话框
Compatible Outputs:检查网络上的所有输出是否都有同样的类型。
Single Node Nets:如果有的网络只有一个节点,就会出一个警告报告,可以定位这个警告并确保每个网络有两个到多个连接。可以通过添加属性NO_SINGLE_CHECK=TRUE来控制单节点的检查。选择single node net→Run后将产生一个单网络警告的报告,从报告中可知何处出现了单网络。需要注意的是:此命令是通过检查网表文件来执行的,所以在执行此命令前必须先通过Exports physical输出网表。
Source/Driver:检查每个网络至少有一个输入和一个输出引脚。如果有下列情况会报错:没有输出或者双向引脚;没有输入或者双向引脚;仅有一个双向引脚。
Net Loading:检查每个输出引脚是否有足够的负载能力。当检查双向引脚时,全部的输入负载减去引脚的输入负载。
Pin Direction:检查设计中的每个引脚是否被定义为Input、Output或Bidirectional。
(2)单击Run按钮,本设计中网络缺失输入、输出引脚。
(3)退出报告。