2.5.1 对称约束下的晶体管级布局

• 书名：芯片设计——CMOS模拟集成电路版图设计与验证：基于Cadence IC 6.1.7（第2版）
• 作者名：陈铖颖 陈黎明等编著
• 本章字数：1134字
• 更新时间：2024-04-25 18:53:40