3.8.1 利用被乘数左移法设计无符号乘法器

• 书名：Verilog HDL与CPLD/FPGA项目开发教程（第3版）
• 作者名：聂章龙 周凌翱主编
• 本章字数：517字
• 更新时间：2023-10-27 18:43:18