3.12.4 设计UART串行收发模块

• 书名：Verilog HDL与CPLD/FPGA项目开发教程（第3版）
• 作者名：聂章龙 周凌翱主编
• 本章字数：1559字
• 更新时间：2023-10-27 18:43:31