- CMOS芯片结构与制造技术
- 潘桂忠编著
- 389字
- 2022-05-05 20:08:29
1.4.2 源、漏结构的形成
制造工艺与1.4.1节相连接,用栅区作为自对准掩模,在源、漏扩展区进行轻掺源、漏(LDD)的N型或P型杂质的离子注入(图1-10中仅进行NLDD注入)。接着,在硅栅的侧壁,形成氧化膜(TEOS)侧墙。以这个侧墙作为源、漏离子注入的掩模,形成LDD与源、漏区。在源、漏扩展区的LDD结构中,电场强度没有源、漏区那样强,是一种抑制热载流子发生的结构。在源、漏离子注入后,淀积层间绝缘膜,同时进行退火处理激活注入层。这时LDD与源、漏区注入离子的扩散将决定最终的有效栅长。源、漏形成后,用CVD法淀积掺有磷或硼的氧化膜。之所以采用掺有磷或硼的氧化膜磷硅玻璃PSG或硼磷硅玻璃BPSG作为层间绝缘膜,是为了减小层间布线电容,抑制可动钠离子在栅区的移动,并利用它在高温下的延展性达到表面平坦。
图1-10 源、漏结形成和层间绝缘膜淀积的制程剖面结构(参阅附录B-[2,16])
图1-10 源、漏结形成和层间绝缘膜淀积的制程剖面结构(参阅附录B-[2,16])(续)