第1章 概述

集成电路（芯片）生产的全过程可分为设计（design）、制造（manufacturing）和封装测试（packing and testing）。集成电路设计根据电路功能和性能的要求，在正确选择系统配置、电路形式、器件结构、工艺方案和设计规则的情况下，应尽量减小芯片面积和功耗，设计出满足性能要求的集成电路。集成电路设计的最终输出结果是版图（layout）。集成电路制造是按照设计的要求，经过氧化（oxidation）、光刻（lithography）、刻蚀（etch）、扩散（diffusion）、外延（epitaxy）、薄膜沉积（film deposition）、电镀（electroplating）等半导体制造工艺，把构成具有一定功能的电路所需的半导体、电阻、电容等元器件及它们之间的连接导线全部集成在一块硅片上。集成电路制造中最关键、最复杂，也是花费最多的工艺是光刻，光刻负责把设计版图精确地实现在硅片上。正是光刻技术的发展，才使得器件的尺寸可以越做越小，芯片的集成度越来越高，集成电路得以按照摩尔定律（Moore's Law）不断缩小。制造完成的硅片（晶圆）通过划片被切割成为小的晶片（die），然后对其进行封装。集成电路封装不仅起到集成电路芯片内部与外部进行电气连接的作用，也为集成电路芯片提供了一个稳定可靠的工作环境，对集成电路芯片起到机械或环境保护的作用，从而集成电路芯片能够发挥正常的功能，并保证其具有高稳定性和可靠性。封装后的芯片需要做电学测试，以保证其符合设计性能的要求。

图1-1是集成电路设计和制造全流程示意图，图中标出了每个生产环节对应的代表性公司。业务仅涉及设计的公司通常称为“fab-less”或“design house”，如美国的高通；业务仅涉及制造的公司通常称为代工厂（foundry），如中芯国际（SMIC）和中国台湾的台积电（TSMC）。当然这些设计、制造、封装测试也可以在一个公司内部完成，如美国的Intel和韩国的Samsung，此类公司称为垂直整合制造（integrated design and manufacture，IDM）企业。台积电除有芯片制造外，还可以做封装测试。即使是这种设计和制造一体化的公司，也可以将其制造能力对外开放，为纯设计公司提供制造服务。

集成电路的种类很多，按其衬底材料的不同可分为硅（Si）器件、砷化镓（GaAs）器件、碳化硅（SiC）器件等；根据其功能、结构的不同，又可以分为模拟集成电路、数字集成电路，以及数模混合的集成电路。模拟集成电路用来产生、放大和处理各种模拟信号（指幅度随时间连续变化的信号），而数字集成电路用来产生、放大和处理各种数字信号（指幅度随时间离散变化的信号）。按导电类型不同，还可以把集成电路分为双极型（bipolar junction transistor，BJT）和单极型。在双极型集成电路中，多数载流子和少数载流子（空穴和电子）都参与有源器件的导电，即晶体管的结构是NPN或PNP，如晶体管-晶体管逻辑电路（transistor-transistor-logic，TTL）。单极型电路中的晶体管只有一种载流子参与导电。场效应晶体管（field-effect transistor，FET）中只有多数载流子参加导电，故称单极晶体管。由这种单极晶体管组成的集成电路就是单极型集成电路，也就是常说的金属-氧化物-半导体（metal oxide semiconductor，MOS）集成电路。按用途分类，集成电路又可以分为通用的和专用的（application specific IC，ASIC），通用集成电路是指按照标准输入输出模式，完成常见的一些功能的集成电路，如计算机中的存储器芯片；而专用集成电路是为特定用户或特定电子系统制作的集成电路，它实现特定的、不常见的功能。

基于Si衬底的互补金属氧化物半导体（complementary MOS，CMOS）是目前集成电路中应用最广泛的材料之一。CMOS是由一个N沟道MOS管和一个P沟道MOS管构成的，如图1-2所示。两管的栅极相连作为输入端，两管的漏极相连作为输出端；两管正好互为负载，处于互补工作状态。当输入低电平时，PMOS管导通，NMOS管截止，输出高电平；当输入高电平时，PMOS管截止，NMOS管导通，输出为低电平。CMOS的静态功耗近乎为0，远优于其他器件，可以实现更高的集成密度。考虑到大规模集成电路大多数都是基于CMOS结构实现的，本书中很多内容都是围绕CMOS展开的。掌握了CMOS集成电路的工作原理和制造过程，其他集成电路就很容易理解了。

本章简要概述集成电路的设计流程、集成电路制造的工艺流程，以及设计和制造之间的关系。