8.4 电气约束（Electrical Constraint）

• 书名：Cadence系统级封装设计：Allegro SiP/APD设计指南
• 作者名：王辉 黄冕 李君编著
• 本章字数：3042字
• 更新时间：2020-08-27 06:57:04